(E)

Abstract of TW 489532

The present invention pertains to a stacked structure and the production thereof. The stacked structure comprises a substrate; an integrated circuit disposed on and electrically connected to said substrate; a packaging layer positioned on said integrated circuit for packaging the integrated circuit; an image sensor chip positioned upon said packaging layer which is stacked with said integrated circuit and electrically connected to said substrate; and a light-transmission layer covering said image sensor chip to allow the image sensor ship to be able to receive the image singles through said light-transmission layer. According to the present invention, the image sensor chip and the integrated circuit can be integrated and stacked.

中華民國專利公報 [19] [12]

[11]公告編號: 498532

91年 (2002) 08月11日 [44]中華民國

發明

全 6 頁

[51] Int.Cl 07: H01L23/60

稱:靜電放電保護結構之製造方法 (54)名

[22]申請日期: 中華民國 90年 (2001) 08月 08日 [21]申請案號: 090119366

[72]發明人:

新竹縣竹東鎮中興路四段五七二巷四十弄一號四樓 俞大立

[71]申請人:

新竹科學工業園區園區三路一二一號 台灣積體電路製造股份有限

公司

[74]代理人: 洪澄文 先生

1

[57]申請專利範圍:

1.一種靜電放電保護結構之製造方法, 包括下列步驟:

提供一基底;

執行第一離子佈棺製程,以於上述 基底形成一第一第一導電型態井 區,上述第一第一導電型態井區具 有一靜電放電區;

於上述基底及靜電放電區執行第二 離子佈植製程,藉以形成一第二第 一導電型態井區及一靜電放電保護 元件;及

分別於上述第一第一導電型態井區 及第二第一導電型態井區形成第一 **閘極,第一源極,及與上述靜電放** 電保護元件鄰接之第一汲極,以及 第二閘極,第二源極,以及第二汲 極。

2.如申請專利範圍第1項所述之靜電放 電保護結構之製造方法,其中上述 基底為矽基底。

2

- 3.如申請專利範圍第2項所述之靜電放 電保護結構之製造方法,其中上述 第一第一導電型態井區及第二第一 導電型態井區為P型井區。
- 4.如申請專利範圍第3項所述之靜電放 5. 電保護結構之製造方法,其中上述 第一離子佈植製程及第二離子佈植 製程係摻雜硼離子。
- 5.如申請專利範圍第4項所述之靜電放 電保護結構之製造方法,其中上述 10. 靜電放電保護元件之硼離子濃度係 高於上述第一第一導電型態井區及 第二第一導電型態井區之硼離子濃 度。
- 6.如申請專利範圍第5項所述之靜電放 15. 電保護結構之製造方法,其中上述 靜電放電保護元件之硼離子濃度係 約略等於上述第一第一導電型態井 區及第二第一導電型態井區之硼離
- 20. 子濃度總和。

20.

3

- 7.如申請專利範圍第6項所述之靜電放電保護結構之製造方法,其中上述 靜電放電保護元件之硼離子濃度約 為 le17cm·3~9e18 cm·3。
- 8.如申請專利範圍第7項所述之靜電放電保護結構之製造方法,其中上述第一第一導電型態并區之硼離子濃度約為1e16cm⁻³~5e18 cm⁻³。
- 9.如申請專利範圍第8項所述之靜電放電保護結構之製造方法,其中上述第二第一導電型態井區之硼離子濃度約為1el6cm³~5el8 cm³。
- 10.如申請專利範圍第9項所述之靜電 放電保護結構之製造方法,其中上 述第一離子佈植製程之硼離子摻雜 劑量約為 le12cm⁻³ ~ 6e13 cm⁻²。
- 11.如申請專利範圍第10項所述之靜電 放電保護結構之製造方法,其中上 述第二離子佈植製程之硼離子摻雜 劑量約為 le12cm⁻³ ~ 6e13 cm⁻²。
- 12.一種靜電放電保護結構之製造方 法,包括下列步驟:

提供一基底;

執行第一離子佈植製程,以於上述 基底形成一第一第一導電型態井 區,上述第一第一導電型態井區中 具有一靜電放電區;

於上述基底及靜電放電區執行第二 離子佈植製程,藉以形成一第二第 一導電型態井區及一靜電放電保護 元件;

分別於上述第一第一導電型態井區 及第二第一導電型態井區形成第一 閘極,第一源極,以及與上述靜電 放電保護元件鄰接之第一汲極,以 及第二閘極,第二源極,以及第二 汲極;

形成分別對準上述第一閘極及第二 閘極之側壁絕緣間隔物;

全面性形成一層間絕緣層以覆蓋上

4

述基底以及上述第一閘極及第二閘 極;

於上述層間絕緣層形成複數接觸 窗: 及

5. 於上述接觸窗沈積一金屬層。

- 13.如申請專利範圍第12項所述之靜電 放電保護結構之製造方法,其中上 述基底為矽基底。
- 14.如申請專利範圍第13項所述之靜電 10. 放電保護結構之製造方法,其中上 述第一第一導電型態井區及第二第 一導電型態井區為P型井區。
- 15.如申請專利範圍第14項所述之靜電 放電保護結構之製造方法,其中上 15. 述第一離子佈植製程及第二離子佈 植製程係摻雜硼離子。
 - 16.如申請專利範圍第15項所述之靜電 放電保護結構之製造方法,其中上 述靜電放電保護元件之硼離子濃度 係高於上述第一第一導電型態井區 及第二第一導電型態井區之硼離子 濃度。
- 17.如申請專利範圍第16項所述之靜電 放電保護結構之製造方法,其中上 25. 述靜電放電保護元件之硼離子濃度 係約略等於上述第一第一導電型態 井區及第二第一導電型態井區之硼 離子濃度總和。
- 18.如申請專利範圍第17項所述之靜電 30. 放電保護結構之製造方法,其中上 述靜電放電保護元件之硼離子濃度 約為 le17cm⁻³ ~ 9e18 cm⁻³。
 - 19.如申請專利範圍第18項所述之靜電 放電保護結構之製造方法,其中上 述第一第一導電型態井區之硼離子 濃度約為 lel6cm⁻³ ~ 5el8 cm⁻³。
 - 20.如申請專利範圍第19項所述之靜電 放電保護結構之製造方法,其中上 述第二第一導電型態井區之硼離子 濃度約為 le16cm⁻³ ~ 5e18 cm⁻³。

40.

35.

5.

10.

5

21.如申請專利範圍第20項所述之靜電 放電保護結構之製造方法,其中上 述第一離子佈植製程之硼離子摻雜 劑量約為1e12cm⁻³~6e13 cm⁻²。

22.如申請專利範圍第21項所述之靜電 放電保護結構之製造方法,其中上 述第二離子佈植製程之硼離子摻雜 劑量約為 le12cm·3 ~ 6e13 cm·2。

圖式簡單說明:


第1圖係顯示傳統具靜電放電保 護結構之內部電路元件示意圖。 6

第2圖係顯示第1圖之傳統靜電放電保護結構之半導體剖面圖。


第 3A 圖至第 3C 圖係顯示傳統於 半導體基底形成 ESD 裝置之剖面圖。

第4A圖係顯示根據本發明實施例 所述於半導體基底形成 ESD 裝置之操 作流程上視圖。


第4B圖係顯示根據本發明實施例 所述於半導體基底形成 ESD 裝置之操 作流程剖面圖。





第1圖




第2圖








第 3C 圖



第 4A 圖



第 4B 圖